| Título | IMPLEMENTACIÓN DE UNA RED NEURONAL EN FPGA PARA PROCESAMIENTO E IDENTIFICACIÓN DE SEÑALES MIOELÉCTRICAS |
| Institución | SIP-IPN |
| Fecha de inicio | 2024-01-01 12:00:00 |
| Fecha de fin | 2024-12-31 12:00:00 |
| Descripción |
| Nombre | Rol |
|---|---|
| Ricardez Vázquez Eusebio | Responsable técnico |