Tesis

Título	Generador de señal de reloj para procesadores SOC
Alumno	Velásquez Hidalgo Luis Juventino
Programa	Maestría en Ciencias en Ingeniería de Cómputo

Comité tutorial